logo-polimi
Loading...
Manifesto
Struttura Corso di Studi
Cerca/Visualizza Manifesto
Regolamento didattico
Indicatori corsi di studio
Internazionalizzazione
Orario Personalizzato
Il tuo orario personalizzato è disabilitato
Abilita
Ricerche
Cerca Docenti
Attività docente
Cerca Insegnamenti
Cerca insegnamenti degli Ordinamenti precedenti al D.M.509
Erogati in lingua Inglese
Le informazioni sulla didattica, sulla ricerca e sui compiti istituzionali riportate in questa pagina sono certificate dall'Ateneo; ulteriori informazioni, redatte a cura del docente, sono disponibili sulla pagina web personale e nel curriculum vitae indicati nella scheda.
Informazioni
DocentePilato Christian
QualificaProfessore associato a tempo pieno
Dipartimento d'afferenzaDipartimento di Elettronica, Informazione e Bioingegneria
Settore Scientifico DisciplinareIINF-05/A - Sistemi Di Elaborazione Delle Informazioni
Curriculum VitaeScarica il CV (189.33Kb - 02/03/2023)
OrcIDhttps://orcid.org/0000-0001-9315-1788

Contatti
Orario di ricevimentoOrario di ricevimento non ancora disponibile
E-mailchristian.pilato@polimi.it
Pagina web redatta a cura del docentehttp://pilato.faculty.polimi.it

Fonte dati: RE.PUBLIC@POLIMI - Research Publications at Politecnico di Milano

Elenco delle pubblicazioni e dei prodotti della ricerca per l'anno 2026
Nessun prodotto attualmente registrato nell'anno 2026


Elenco delle pubblicazioni e dei prodotti della ricerca per l'anno 2025 (Mostra tutto | Nascondi tutto)
Tipologia Titolo Pubblicazione/Prodotto
Contributo in Atti di convegno
The Impact of Logic Locking on Confidentiality: An Automated Evaluation (Mostra >>)
Articoli su riviste
ARIANNA: An Automatic Design Flow for Fabric Customization and eFPGA Redaction (Mostra >>)
Amethyst: Reducing Data Center Emissions With Dynamic Autotuning and VM Management (Mostra >>)


Elenco delle pubblicazioni e dei prodotti della ricerca per l'anno 2024 (Mostra tutto | Nascondi tutto)
Tipologia Titolo Pubblicazione/Prodotto
Abstract in Atti di convegno
Etna: MLIR-Based System-Level Design and Optimization for Transparent Application Execution on CPU-FPGA Nodes (Mostra >>)
Using Artificial Intelligence to Boost Autonomy in a More Inclusive Society: The AMBRA Approach (Mostra >>)
Contributi su volumi (Capitolo o Saggio)
Accelerator Design with High-Level Synthesis (Mostra >>)
Contributo in Atti di convegno
A System Development Kit for Big Data Applications on FPGA-based Clusters: The EVEREST Approach (Mostra >>)
Articoli su riviste
QHLS: An HLS Framework to Convert High-Level Descriptions to Quantum Circuits (Mostra >>)
Using Static Analysis for Enhancing HLS Security (Mostra >>)


Elenco delle pubblicazioni e dei prodotti della ricerca per l'anno 2023 (Mostra tutto | Nascondi tutto)
Tipologia Titolo Pubblicazione/Prodotto
Contributo in Atti di convegno
Iris: Automatic Generation of Efficient Data Layouts for High Bandwidth Utilization (Mostra >>)
Message from the Program Chairs: ICCD 2023 (Mostra >>)
Towards High-Level Synthesis of Quantum Circuits (Mostra >>)
Curatela di volumi scientifici
Embedded Computer Systems: Architectures, Modeling, and Simulation (Mostra >>)
Articoli su riviste
A Survey of FPGA Optimization Methods for Data Center Energy Efficiency (Mostra >>)
Automatic Creation of High-Bandwidth Memory Architectures from Domain-Specific Languages: The Case of Computational Fluid Dynamics (Mostra >>)
Generating Posit-Based Accelerators With High-Level Synthesis (Mostra >>)
Not All Fabrics Are Created Equal: Exploring eFPGA Parameters for IP Redaction (Mostra >>)
Optimizing the Use of Behavioral Locking for High-Level Synthesis (Mostra >>)


Elenco delle pubblicazioni e dei prodotti della ricerca per l'anno 2022 (Mostra tutto | Nascondi tutto)
Tipologia Titolo Pubblicazione/Prodotto
Contributi su volumi (Capitolo o Saggio)
Protecting Hardware IP Cores During High-Level Synthesis (Mostra >>)
Contributo in Atti di convegno
A Composable Design Space Exploration Framework to Optimize Behavioral Locking (Mostra >>)
ALICE: An Automatic Design Flow for eFPGA Redaction (Mostra >>)
Designing ML-resilient locking at register-transfer level (Mostra >>)
HOLL: Program Synthesis for Higher Order Logic Locking (Mostra >>)
High-Level Methods for Hardware IP Protections: Solutions, Trends, and Challenges (Mostra >>)
Invited: High-level design methods for hardware security: Is it the right choice? (Mostra >>)
Message from the Program Chairs: ICCD 2022 (Mostra >>)
Reconfigurable logic for hardware IP protection: Opportunities and challenges (Mostra >>)
Articoli su riviste
Dynamically-Tunable Dataflow Architectures Based on Markov Queuing Models (Mostra >>)
Introduction to the Special Section on High-level Synthesis for FPGA: Next-generation Technologies and Applications (Mostra >>)
manifesti v. 3.13.1 / 3.13.1
Area Servizi ICT
16/01/2026